Designprinsipper og utvalgshensyn for brøkfrekvenser i krystalloscillatorer
I utformingen av maskinvareklokkesystemer møter ingeniører ofte en klasse med tilsynelatende "uregelmessige" krystalloscillatorfrekvenser, for eksempel 11,0592 MHz, 3,579545 MHz og 19,6608 MHz. Disse frekvensene med desimalkomponenter er ikke valgt vilkårlig, men er et uunngåelig resultat av designbetraktninger basert på kommunikasjonsprotokoller, frekvens-divisjonsbegrensninger og omvendte krav på system-nivå. Med utgangspunkt i de grunnleggende prinsippene analyserer denne artikkelen logikken bak genereringen av fraksjonelle frekvenser og gir praktiske screeningmetoder for komponentvalg.
- Kjernedesignlogikk for brøkfrekvenspunkter
Som systemklokkekilde er krystalloscillatorens frekvensvalg alltid skreddersydd for å møte de nøyaktige tidskravene til nedstrøms digitale kretser (som PLLer, delere og seriell kommunikasjon). Fremveksten av fraksjonerte frekvenspunkter stammer først og fremst fra følgende fire typer designbegrensninger:
1. Tilpasning til UART Integer Division for å sikre feil-Gratis seriell overføringshastighet
Den serielle baudhastigheten er utledet fra systemklokken gjennom heltallsdivisjon, i henhold til følgende formel: Baudhastighet=Klokkefrekvens / Divisjonsfaktor
For nøyaktig å generere standard overføringshastigheter (som 9600, 19200 eller 115200 bps), må klokkefrekvensen være delbar med divisoren uten en rest. Ta 1,8432 MHz som et eksempel, etter 16 ganger oversamplingsdeling:
1,8432 MHz ÷ 16=115.2 kHz, som tilsvarer 115200 bps.
Tilsvarende er 11,0592 MHz og 19,6608 MHz henholdsvis 6 ganger og 10,666… ganger 1,8432 MHz (faktisk krever 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666 … en PLL), men det er mer vanlig å bruke dem direkte som M5-klokkene. mikrokontroller{10}, som lar den interne UART-deleren generere alle standard overføringshastigheter gjennom divisjon. Hvis en heltallsfrekvens på 20 MHz er valgt, kan den ikke deles jevnt med 115 200, noe som resulterer i kumulativ feil og forårsaker rammefeil eller pakketap.
2. Støtte for en binær frekvens-divisjonsarkitektur forenkler klokketredesign
Frekvenser som 20,48 MHz, 10,24 MHz og 5,12 MHz kan alle uttrykkes som 2ⁿ × 10 kHz (f.eks. 20,48 MHz=2048 × 10 kHz). Etter å ha kaskadet disse frekvensene gjennom binær frekvensdeling, kan under{11}}klokkedomener som 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz og så videre genereres. Denne tilnærmingen er godt-egnet for å implementere frekvensdeling ved å bruke binære tellere eller skiftregistre, noe som resulterer i en enkel kretsstruktur med godt-definerte faseforhold og konsistente tidsmarginer mellom de ulike frekvensdelte klokkene. Disse frekvensene brukes ofte som basisfrekvenser i industrielle DSP-er, PLS-er og servo-drev.
3. Syntetisert via PLL for å møte standarder for høy-kommunikasjon og lyd-/videosampling
Moderne SoC-er, optiske moduler og videoprosessorer inneholder PLL-er, som vanligvis bruker standard heltallsfrekvenser (som 25 MHz eller 24 MHz) som referanse og deretter genererer spesifikke ikke-standardfrekvenser gjennom heltallsdivisjon eller multiplikasjon, eller brøkdeling. Typiske eksempler inkluderer:
74,25 MHz: Videosamplingsklokken med høy-oppløsning definert av SMPTE-standarden, brukt for formater som 1080i og 720p;
33,1776 MHz: Vanligvis funnet i lydkodeker og bredbånds-RF-front-; når den brukes med en PLL, kan den nøyaktig generere 44,1 kHz eller 48 kHz lydsamplingsfrekvensfamilier;
25,000625 MHz: Enkelte Ethernet-PHY-er bruker en 25 MHz-klokke med en brøkdel PLL for å generere en presis 125 MHz seriell datahastighet for å støtte en linjehastighet på 1 Gbps (merk at heltallsmultipler på 25 MHz vanligvis brukes i praksis; dette er kun gitt her for illustrative formål).
Det skal bemerkes at fraksjonert frekvensdeling introduserer deterministisk jitter og falske signaler. For applikasjoner som er følsomme for fasestøy, bør prioritet gis til målfrekvenser som kan oppnås direkte gjennom heltallsfrekvensdeling, eller til bruk av lav-støy PLLer med passende konfigurerte sløyfebåndbredder.
4. Overholdelse av historiske industriprotokoller og EMC-hensyn
Historiske protokoller: USB 2.0 spesifiserer en 48 MHz høyhastighets-klokke; Ethernet MAC-er bruker 25 MHz eller 125 MHz; og sanntidsklokker (RTCs) opererer på 32,768 kHz (2¹⁵ Hz). Disse frekvensene ble fastsatt da standardene ble etablert og har siden blitt tatt i bruk i hele bransjekjeden, og har blitt de facto standarder.
Elektromagnetisk kompatibilitet (EMC): Høyere-ordens harmoniske av heltallsfrekvenser kan overlappe med strømforsyning, RF eller trådløse kommunikasjonsbånd, og introdusere interferens. Å velge en oscillatorfrekvens med en brøkkomponent kan spre eller forskyve harmonisk energi, og dermed redusere EMI-risikoen og redusere kostnadene ved filtrering og skjerming.
- Andre nøkkelfaktorer i utvalg av krystalloscillatorer
I tillegg til frekvensverdien er følgende tekniske faktorer like viktige for valg:
Fasestøy og jitter
Selv om PLL-er kan syntetisere hvilken som helst frekvens, reduserer fraksjonert frekvensdeling betydelig nær-endefasestøy og tilfeldig jitter. For applikasjoner som høy-optiske moduler, millimeter-bølgeradar eller 5G fronthaul, anbefales det å velge direkte krystalloscillatorer med opprinnelige frekvenser som oppfyller fasestøyspesifikasjonene for å unngå utilstrekkelige signalintegritetsmarginer senere.
Ledetid og kostnad
Ikke-standard- eller tilpassede frekvenser krever vanligvis lange ledetider og medfører høye ingeniørkostnader. Innenfor akseptable ytelsesgrenser bør prioritet gis til industri-standardfrekvenser (som vanlige heltallsfrekvenser som 25 MHz, 27 MHz, 40 MHz og 50 MHz, samt standard fraksjonelle frekvenser nevnt i denne artikkelen) for å forkorte FoU-syklusen og kontrollere stykklistekostnader.
Kompatibilitet med innenlandske erstatninger
For tiden dekker innenlandske produsenter av kvartskrystalloscillatorer det store flertallet av vanlig brukte heltalls- og brøkstandardfrekvenser. Når du velger en enhet, fokuser på forsyningsstabilitet, temperaturegenskaper (som ±10 ppm og ±20 ppm) og belastningskapasitansparametere for å sikre kompatibilitet med klokkeinngangskravene til vertskontrollerbrikken.
- Praktiske utvalgsanbefalinger
Først,bestemme systemklokkebegrensningene: List opp de nøyaktige klokkefrekvensene som kreves av alle eksterne enheter (UART, I2S, SPI, Ethernet, USB, Video) og deres tillatte feilmarginer.
Utled krystalloscillatorens grunnleggende frekvens i revers:Hvis mikrokontrolleren har en innebygd- PLL, velg en referansekrystalloscillator som er i stand til å generere målfrekvensene gjennom heltalls- eller lav-brøkdelingsforhold. Gi prioritet til frekvenser med et delingsforhold mindre enn 100 og en nevner som er en potens på 2.
Bekreft delingsfeilen: Beregn om divisjonsfeilen er mindre enn den maksimale overføringshastigheten/samplingshastighetsavviket tillatt av periferiutstyret (typisk < ±2%).
Vurder EMI-risiko:Utfør en spektralanalyse av-høyfrekvente harmoniske; om nødvendig, velg et frekvenspunkt som avviker fra heltalls-ordensharmoniske.
Vurder tilgjengelighet og pris: Mens du oppfyller ytelseskravene, velg en modell med god tilgjengelighet på markedet og en pakketype (f.eks. HC-49S, SMD 3,2 × 2,5 mm) som oppfyller produksjonskravene.